【发布时间】:2018-04-24 00:15:27
【问题描述】:
有没有一种有效的方法来找到 Z3 中两个 BitVec() 之间的汉明距离?也就是说,两个长度相等的 BitVector 在它们各自的位置上相差一定数量的位。我正在尝试使用来自here 的一些 Z3-API。
这是我到目前为止所尝试的:
V_1, V_2 = BitVecs('V_1 V_2',bit_length) #bit_length varies from 1 to 9.
s.add(Sum([ZeroExt(int(ceil(log(bit_length)/log(2))+1), Extract(i,i,(V_1 ^ V_2))) for i in range(bit_length) ]) == 9)
现在,只有当 BitVecs V_1 和 V_2 在 9 个位位置不同时,上述约束才应给出“SAT”。但是,它也会在 V_1='0', V_2='1' & V_1='00', V_2='10' 时给出 SAT
恐怕我的约束过于复杂了。有没有一种简单的方法可以在两个 BitVec 之间找到 HD?
我是 SAT 求解和 SMT 求解器领域的初学者。我目前正在尝试 Z3 来学习,并希望在这方面提供任何帮助。提前致谢!
仅供参考 - 对于上面的代码,这是我在循环中运行以检查 0 < bit_length < 10 时得到的输出。为了便于阅读,V_1、V_2 值以二进制表示:
Sat, bit_length = 1,
V_1 -> 0
V_2 -> 1
Sat, bit_length = 2,
V_1 -> 00
V_2 -> 10
NotSat, bit_length = 3,
NotSat, bit_length = 4,
NotSat, bit_length = 5,
NotSat, bit_length = 6,
NotSat, bit_length = 7,
NotSat, bit_length = 8,
Sat, bit_length = 9,
V_1 -> 111011101
V_2 -> 000100010
更新:
使用simplify() 调试我的约束后,我得到它与ZeroExt(int(ceil(log(bit_length)/log(2))+ <HD_value>), ) 一起使用
也就是上面的s.add()改成:
s.add(Sum([ZeroExt(int(ceil(log(bit_length)/log(2))+9), Extract(i,i,(V_1 ^ V_2))) for i in range(bit_length) ]) == 9)
不过,如果我能找到更好的方法,我会继续探索。如果您知道更好的方法,请随时发布您的答案。谢谢!
【问题讨论】: