我编写的一些 VHDL 代码遇到了一些问题（如果您好奇，请参阅我的其他问题了解详细信息：VHDL integer'image Returns "0"）。我需要一些方法来查看我的变量发生了什么。我读到的所有内容似乎都表明我应该能够使用“报告”语句来查看一些输出，但我读到的任何内容都没有告诉我在哪里我会看到这个输出。
所以我的问题是这样的：
我正在编写 VHDL 代码并对 Altera DE2 FPGA 板进行编程...我可以使用 report 语句获取一些输出吗？如果可以，如何操作？目前我正在使用 Altera 的 Quartus II 软件。我尝试安装 ModelSim，但学生版似乎无法在 Windows 7 上运行（我什至无法显示安装程序...运行安装程序只会留下一个悬空的过程）。
谢谢！
【问题讨论】：
报告语句将其输出打印到模拟器的控制台。如果您使用 Altera，您可能想要他们提供的 ModelSim 版本。
a := 5;
report "The value of 'a' is " & integer'image(a);
人们还使用波形跟踪来调试他们的代码。但你也需要你的模拟器。
您需要找到一种方法在您的 Windows 7 上安装 ModelSim。
【讨论】：
Philippe 和 Martin 都为您的问题提供了出色的答案，但我想强调 VHDL 是什么的一个重要方面。 VHDL 是一种工具，有两种截然不同的用途。
一方面，它是一种用于描述并发系统的行为建模语言。您的模型被编译成可执行文件并在您的计算机上运行。这就是我们所说的模拟器。它让您在执行的各种状态下检查模型，并在您进入下一步之前轻松调试您的设计：实施。
VHDL 也用作描述硬件架构的元语言，称为 RTL。此描述被翻译成您的架构（综合）支持的原语列表，然后放置并路由到物理设备中。
了解这两种用途之间的区别以充分利用该语言非常重要。编码愉快！
【讨论】：
REPORT 打印到模拟器的控制台。
GUI 模式下的 Modelsim 有一个控制台窗口。如果是控制台模式，那就是erm，反正就是一个控制台！
GHDL 也只是控制台模式，因此当您运行仿真时它会出现在您的终端/CMD 窗口中。
REPORT不能做的是从合成代码中打印出消息。
【讨论】：