在一个从 0 到 9 的 JK 二进制计数器中，为什么与非门连接到第二个和第四个 J-K 触发器而不是第一个和第四个？答案

【问题标题】：In a JK Binary Counter from 0 to 9, why is the NAND gate connected to the second and fourth J-K flip flop and not the first and fourth?在一个从 0 到 9 的 JK 二进制计数器中，为什么与非门连接到第二个和第四个 J-K 触发器而不是第一个和第四个？
【发布时间】：2014-05-31 10:19:51
【问题描述】：

在使用 4 个 JK 触发器的二进制计数器设计中，从 0 计数到 9，当第 2 个触发器与第 4 个触发器的输出等于 0 时，触发器被复位。由于二进制 9 是 1001，为什么是连接到这两个输出的 NAND，而不是第一个和第四个，因为它的第一个和第四个位是 1。

电路图：http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/bincount.html （第二个）。

【问题讨论】：

这个问题似乎跑题了，因为它是关于数字电路设计的（试试electronics.stackexchange.com）。

标签： logic counter digital digital-logic flip-flop

【解决方案1】：

这些触发器上的 RST 输入被异步解释（独立于 CLK）。如果您在输出的二进制 9 上触发它，计数器将立即重置为 0。要获得完整的时钟周期，输出为 9，请在 10（即 1010）触发复位。

【讨论】：