【发布时间】：2014-01-27 11:43:19
【问题描述】：
有组合电路和时序电路。在时序电路中，使用了存储元件。是异步电路，电路中也使用了触发器之类的存储元件。以及它们如何不稳定，这使其成为电路的糟糕选择。如何解释异步电路的不稳定性？
【问题讨论】：
标签： digital digital-logic
【发布时间】：2014-01-27 11:43:19
【问题描述】：
您可能指的是时钟驱动的系统。数据在时钟周期的特定部分（通常是上升/下降沿）被锁存。如果您使用的是异步电路，它可以随时更改其状态，包括数据锁存时间。这会导致不稳定。
【讨论】：
-
因为两者都是时序电路，所以都必须使用存储单元......在异步中我们使用不使用时钟的锁存器，在同步中我们使用使用时钟的触发器......我我对吗？
-
是的。我认为最好的方法是分析一个特定的原理图，如果你有的话。