我是 VHDL 的初学者，在一些书籍中他们说 行为模型具有最高抽象度，数据流模型具有中级抽象度，结构模型具有较低的抽象度层次抽象。
他们是如何被证明的？ 以及在哪些情况下应该使用哪种建模？
我假设何时使用以下顺序模型的行为：
if(all_doors_locked) then
ignition_start = 1;
但是其他两个模型是并发的，我找不到它们之间的任何区别，然后
它们的抽象级别如何变化？什么时候可以像上面的例子一样使用它们？
【问题讨论】：
标签： vhdl verilog system-verilog
行为模型：
always @ (*)
begin
if(all_doors_locked)
ignition_start = 1'b1;
else
ignition_start = 1'b0;
end
数据流模型：
always @ (*)
begin
ignition_start = all_doors_locked;
end
结构模型：
buf U1(ignition_start,all_doors_locked);
查看“行为”设计，可以将其归类为一种设计方法，其中模块在高级抽象中建模，其中设计者定义了所需的行为模块和综合工具将该行为分解为 RTL 或结构模型。
较少抽象的是“RTL”或寄存器传输逻辑建模。这就是许多从业者所说的“数据流”的开始。我们实际编写硬件的地方，
assign Y = A & B; // AND operation
最不抽象的是“结构”建模，其中设计几乎完全被描述为具有连接寄存器和电线的组件实例化。
【讨论】：
结构门级是每个数字电路最终应实现的目标。那是每个数字电路的硬件实现。但是，在大型设计中，人类很难获取一个非常大的网表并掌握它并了解它在做什么。
行为模型是我们人类很容易理解的，因为许多细节都被抽象掉了。但是，并不总是可以轻松地将其转换为门。
数据流（或 RTL）处于中间位置：理解它仍然不是太难，并且可以以自动化和系统的方式转换为门。这就是为什么许多设计师在现实世界的设计中使用这种抽象级别的原因。
软件中与此类似的一个类比是软件应用程序的高级描述（行为模型）。它是源代码，例如C++，类似于数据流级，它编译的机器码类似于结构门级网表。
【讨论】：