繁忙的循环和障碍

Question

void loop(int loops) 
    {
      while (loops-- > 0)
        asm volatile ("" : : : "memory")
    }

1. 我知道asm volatile ("" : : : "memory") 会阻止编译器重新排序指令。但是，在这里，我看不到可以重新排序的内容以及为什么它在并发方面可能存在问题。 （我考虑到可能的中断）。那么，为什么会有障碍呢？

2. 其次，连接问题。 假设我们有 10000000 行代码（见下文）。正如我们所知，CPU 可以重新排序 StoreLoad。

   mov [eax], $2; 不; 不; ...; 不; mov ebx, [ecx];

CPU 能够预测应用 StoreLoad 的机会有多深？

同样的问题可以应用于编译器，但它涉及各种重新排序（不仅是 StoreLoad，而且不仅是内存操作）

Answer 1

TL:DR：这里的问题是您只将其视为std::atomic_thread_fence(std::memory_order_seq_cst)，但这并不是 GNU C volatile asm 语句所做的唯一事情。

---

是的，显然障碍是制造令人讨厌的忙等待延迟循环。请记住，volatile asm 语句不能与任何其他 C 语句重新排序，而不仅仅是内存操作。

Godbolt

void loop_nomemclobber(int loops) {
  do {     // loop rearranged for simpler asm
    asm volatile ("" : : : /* "memory" */ );
  } while (--loops > 0);
}

loop_nomemclobber:
.L3:
    sub     edi, 1
    test    edi, edi
    jg      .L3
    ret

即使没有强制所有可访问的内存都是最新的并被视为已破坏，我们仍然会得到一个循环。所以asm volatile 语句这样做的原因与"memory" clobber 无关。

int loops 是具有自动存储功能的本地。编译器可以证明没有任何东西（包括 asm 语句）可以确定它在内存中的位置，因此它根本不必在内存中。

---

CPU 能够预测应用 StoreLoad 机会的深度有多大？

CPU 不会无缘无故地寻找重新排序内存的机会！重新排序自然发生（除非使用 MFENCE 阻止），因为 CPU 需要缓冲存储，直到确定它们不是推测性的，并且缓存未命中存储。所以它将存储放入 Store Buffer 中，它们最终会提交到缓存中。

CPU 中没有一个小恶魔在说“啊哈，这又是一个让 Gilgamesz 为难的机会，也许这次我真的会用这个重新排序来欺骗他！”

---

这里有一个真正的问题，那就是 在一个特定的微架构没有足够的空间之前，两条指令需要相距多远（在时间上，或 insn 的数量，或干预的加载/存储的数量）该存储的无序资源一直被缓冲，直到加载之后。

我不知道，但是由于不允许 StoreStore 重新排序，因此在数百万条其他指令运行时，对高度竞争的缓存行的缓存未命中存储不能坐在那里等待获得对缓存行的访问权。除非这些说明都不是商店。

我不知道答案，但我认为理论上在 Intel Haswell 上存储可能会延迟数百万个周期是合理的，可能仅受处理多核情况的硬件仲裁机制的公平算法的限制争夺对同一缓存行的访问权。

我忘记了我所读到的关于现代英特尔硬件是否以这种方式工作的内容，但我认为商店可能会从乱序核心中退出，但仍未承诺使用 L1 缓存。相反，它只是在商店队列中作为肯定会发生的商店。这将使缓存未命中存储避免阻止新指令进入 ROB。 （负载需要探测存储缓冲区以在单核内保持正确执行，但这样做并不需要 ROB 也跟踪存储）。