SystemVerilog 中的访问说明符

Question

我对访问说明符 local、static、virtual、protected 和 automatic 完全感到困惑。给出相同的例子或文档。 任何帮助都非常感谢。

Answer 1

这些访问说明符适用于类成员声明（在类中声明的变量、函数和任务）

• local：这些成员只能在声明的类中被引用。
• 静态：这些成员在类的声明中分配，并在所有构造对象之间共享
• virtual：适用于类方法（任务和函数），更好地解释here和here。
• 自动：从未在类或其任何成员的声明中使用。