欢迎所有平台，请指定您回答的平台。
类似问题：How to programmatically get the CPU cache page size in C++?
【问题讨论】：
SDL_GetCPUCacheLineSize 函数源代码中查看（扩展来自 negamartin 的答案的信息），然后看看cpuid macro，它有每个处理器型号的汇编源代码。可以看imgur.com/a/KP57m6s，也可以自己直接看源码。
标签： c++ c caching operating-system systems-programming
在 x86 上，您可以使用带有函数 2 的 CPUID 指令来确定缓存和 TLB 的各种属性。解析函数 2 的输出有点复杂，所以我将参考Intel Processor Identification and the CPUID Instruction (PDF) 的第 3.1.3 节。
要从 C/C++ 代码中获取此数据，您需要使用内联汇编、编译器内部函数或调用外部汇编函数来执行 CPUID 指令。
【讨论】：
您也可以尝试通过测量一些时间来以编程方式进行。显然，它并不总是像 cpuid 之类的那样精确，但它更便携。 ATLAS 是在配置阶段完成的，你可能想看看它：
【讨论】：
在 Linux（具有相当新的内核）上，您可以从 /sys 中获取此信息：
/sys/devices/system/cpu/cpu0/cache/
该目录对于每一级缓存都有一个子目录。这些目录中的每一个都包含以下文件：
coherency_line_size
level
number_of_sets
physical_line_partition
shared_cpu_list
shared_cpu_map
size
type
ways_of_associativity
这为您提供了有关缓存的更多信息，您可能希望知道这些信息，包括缓存行大小 (coherency_line_size) 以及哪些 CPU 共享此缓存。如果您正在使用共享数据进行多线程编程，这将非常有用（如果共享数据的线程也共享缓存，您将获得更好的结果）。
【讨论】：
cat /sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size 在我的系统中返回 64。 index1,2,3 文件夹也一样。
sysconf(_SC_LEVEL1_DCACHE_LINESIZE) 适用于 WSL。
在 Windows 平台上：
来自http://blogs.msdn.com/oldnewthing/archive/2009/12/08/9933836.aspx
GetLogicalProcessorInformation 功能会给你特点 正在使用的逻辑处理器 系统。你可以步行 SYSTEM_LOGICAL_PROCESSOR_INFORMATION 由正在查找的函数返回 RelationCache 类型的条目。每个 此类条目包含 ProcessorMask 它告诉您哪个处理器 条目适用于，并且在 CACHE_DESCRIPTOR，它告诉你什么 正在描述缓存类型，并且 缓存线有多大 缓存。
【讨论】：
在 Linux 上查看 sysconf(3)。
sysconf (_SC_LEVEL1_DCACHE_LINESIZE)
您也可以使用 getconf 从命令行获取它：
$ getconf LEVEL1_DCACHE_LINESIZE
64
【讨论】：
我一直在研究一些缓存线的东西，需要编写一个跨平台的函数。我将它提交给https://github.com/NickStrupat/CacheLineSize 的 github 存储库，或者您可以使用下面的源代码。随意用它做任何你想做的事情。
#ifndef GET_CACHE_LINE_SIZE_H_INCLUDED
#define GET_CACHE_LINE_SIZE_H_INCLUDED
// Author: Nick Strupat
// Date: October 29, 2010
// Returns the cache line size (in bytes) of the processor, or 0 on failure
#include <stddef.h>
size_t cache_line_size();
#if defined(__APPLE__)
#include <sys/sysctl.h>
size_t cache_line_size() {
size_t line_size = 0;
size_t sizeof_line_size = sizeof(line_size);
sysctlbyname("hw.cachelinesize", &line_size, &sizeof_line_size, 0, 0);
return line_size;
}
#elif defined(_WIN32)
#include <stdlib.h>
#include <windows.h>
size_t cache_line_size() {
size_t line_size = 0;
DWORD buffer_size = 0;
DWORD i = 0;
SYSTEM_LOGICAL_PROCESSOR_INFORMATION * buffer = 0;
GetLogicalProcessorInformation(0, &buffer_size);
buffer = (SYSTEM_LOGICAL_PROCESSOR_INFORMATION *)malloc(buffer_size);
GetLogicalProcessorInformation(&buffer[0], &buffer_size);
for (i = 0; i != buffer_size / sizeof(SYSTEM_LOGICAL_PROCESSOR_INFORMATION); ++i) {
if (buffer[i].Relationship == RelationCache && buffer[i].Cache.Level == 1) {
line_size = buffer[i].Cache.LineSize;
break;
}
}
free(buffer);
return line_size;
}
#elif defined(linux)
#include <stdio.h>
size_t cache_line_size() {
FILE * p = 0;
p = fopen("/sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size", "r");
unsigned int i = 0;
if (p) {
fscanf(p, "%d", &i);
fclose(p);
}
return i;
}
#else
#error Unrecognized platform
#endif
#endif
【讨论】：
ARMv6 及更高版本具有 C0 或缓存类型寄存器。但是，它仅在特权模式下可用。
例如来自Cortex™-A8 Technical Reference Manual:
缓存类型寄存器的作用是确定指令 和数据缓存以字节为单位的最小行长度，以启用一系列 地址将失效。
缓存类型寄存器是：
- 只读寄存器
- 只能在特权模式下访问。
缓存类型寄存器的内容取决于具体的 执行。图 3-2 显示了 Cache 的位排列 类型注册...
不要假设 ARM 处理器有缓存（显然，有些可以配置为没有缓存）。确定它的标准方法是通过 C0。来自ARM ARM，第 B6-6 页：
从 ARMv6 开始，系统控制协处理器缓存类型寄存器是 定义 L1 缓存的强制方法，请参阅缓存类型寄存器 B6-14 页。这也是早期变体的推荐方法 架构。此外，考虑额外的水平 第 B6-12 页上的缓存描述了级别 2 的架构指南 缓存支持。
【讨论】：
如果您使用的是 SDL2，则可以使用此功能：
int SDL_GetCPUCacheLineSize(void);
它返回 L1 缓存行大小的大小，以字节为单位。
在我的 x86_64 机器上，运行这段代码 sn-p:
printf("CacheLineSize = %d",SDL_GetCPUCacheLineSize());
产生CacheLineSize = 64
我知道我来晚了，但只是为未来的访客添加信息。 SDL 文档目前说返回的数字以 KB 为单位，但实际上以字节为单位。
【讨论】：
从 C++17 开始，您可以使用 std::hardware_destructive_interference_size。
其定义为：
两个对象之间的最小偏移以避免错误共享。保证 至少是 alignof(std::max_align_t)
【讨论】：