1.使用卡诺图简化电路时，如何知道电路是否最小？
2.如果表达式可以变成多级，如何知道最少有多少级电路？（最小“输入”和“门”）
【问题讨论】：
标签： minimum circuit karnaugh-map
两级设计的优化：
在Karnaugh map 中，可能有prime implicants 覆盖minterms，而其他implicant 未覆盖。它们被称为 essential，因为它们必须是代表电路的任何质蕴涵项选择的一部分。
非必要的主要蕴涵可能是也可能不是所选封面的一部分。有一个选择，选择哪个非必要的。因此，必须选择多少个质蕴涵项来覆盖所有小项并不总是很明显。但在只有四个或更少输入变量的实际情况下，通常毫无疑问。但是，在输入变量较多的一般情况下，求解 set cover problem 可能需要任意长的时间。
多层次要困难得多：
Multilevel logic synthesis 是几十年来的研究课题。没有已知的算法总能找到最佳电路。
优化标准因应用程序而异。门级的数量可能不如输入和输出变化之间的物理时间延迟相关。延迟又取决于所使用的门技术和驱动的门输入fan-out。其他标准包括芯片面积和所需的74xx-series 集成电路数量。
【讨论】：