是否可以仅在存储端使用内存屏障

Question

首先，一些上下文：我正在使用 C11 之前的、基于 inline-asm 的原子模型，但出于此目的，我很乐意忽略 C 方面（以及任何编译器障碍 问题，我可以单独处理）并认为它本质上只是一个 asm/cpu 架构问题。

假设我有如下代码：

various stores
barrier
store flag
barrier

我希望能够从另一个 cpu 内核读取 flag 并得出结论 various stores 已经执行并可见。 加载端没有任何类型的内存屏障指令是否可以这样做？显然，至少在某些 cpu 架构上是可能的，例如 x86，其中任一内核都不需要显式内存屏障。但总的来说呢？这是否可能因 cpu 架构而异？

Answer 1

如果 CPU 对负载重新排序，您的代码将需要负载屏障才能正常工作。有很多架构可以进行这种重新排序。有关示例，请参见Memory ordering 中的表格。

因此，在一般情况下，您的代码确实需要负载屏障。

x86 不是很典型，因为它提供了非常严格的内存排序保证。请参阅Who ordered memory fences on an x86? 进行讨论。