【发布时间】：2012-08-15 05:00:10
【问题描述】：
我能够在这里和那里汇总有关 Sandy Bridge-E 架构的一些信息，但我并不完全确定所有参数，例如L2 缓存的大小。任何人都可以确认他们都是正确的吗？我的主要来源是64-ia-32-architectures-optimization-manual.pdf
【问题讨论】：
标签： cpu intel cpu-registers cpu-architecture cpu-cache
【发布时间】：2012-08-15 05:00:10
【问题描述】：
在沙桥上，每个核心都有 256KB 的 L2 (see the datasheet, section 1.1)。对于 6 个核心，即 1.5MB，但由于每个核心只访问自己的核心，因此最好始终将其视为每个核心 256KB。
此外，峰值 gflops 看起来完全错误。 AVX 是 16 次浮点数/周期（作为单次浮点数）。有 6 个内核，在 3.2GHz 时约为 307 gflops/s。
其余大部分数据看起来都不错（特别是查看数据表和specification of that model），但我不确定每个缓存的关联性。
【讨论】：
-
感谢您的回答！实际上，峰值性能确实是非常错误的。我正在查看单线程，因此它是 24 Gflops = 3Ghz * 8 AVX 双指令/周期。
-
实际上 Sandy Bridge AVX 是 16 F32 flop/cycle 和 8 F64 flop/cycle。 stackoverflow.com/a/15657772/1762344
-
@EvgenyPanasyuk：嗯，这很尴尬。谢谢。