使用 yosys 在 ice40_synth 中进行条件编译？答案

【问题标题】：Conditional compilation in ice40_synth using yosys?使用 yosys 在 ice40_synth 中进行条件编译？
【发布时间】：2017-02-08 06:09:31
【问题描述】：

我目前正在为我的项目在 Makefile 中编译比特流。

对于构建的非调试版本，我使用以下命令：

yosys -p "synth_ice40 -blif $@ -top system" $^

对于我使用的调试版本：

yosys -p "verilog_defaults -add -DDEBUG; synth_ice40 -blif $@ -top system" $^

在调试构建的情况下，命令完成，但在读取/解析verilog时未定义`DEBUG。

verilog_defaults 是否适用于 ice40_synth？如果没有，有没有办法在脚本中不复制 ice40_synth 来实现这一点？

【问题讨论】：

【解决方案1】：

指定为命令行参数的源文件在执行-p 中的命令之前被读取。因此，verilog_defaults -add 对$^ 的解析没有影响。

一种做你想做的事的方法是手动设置前端 + 选项用于命令行参数-f：

yosys -f "verilog -DDEBUG" -p "synth_ice40 -blif $@ -top system" $^

【讨论】：