【发布时间】：2017-08-27 19:08:57
【问题描述】：
我设计了一个 RAM 模块，我需要这个模块的多个实例，每个实例都有不同的内存初始化文件。
Quartus 手册说 Quartus 支持 $readmemh() 函数来初始化 RAM。所以我给这个模块添加了两个参数，并给每个实例传递了不同的参数，以指定每个实例将读取哪些文件。
我下面的代码在 Modelsim 中工作，但在合成时失败。 Quartus 崩溃了，我移除它后，Quartus 合成成功。
module cell_module
#(
parameter X_ID = "1",
parameter Y_ID = "1",
parameter DIR_ID = {X_ID, "_", Y_ID}
)
...
reg [15:0] Mem_1 [0:31];
reg [15:0] Mem_2 [0:31];
`ifdef SIM_MEM_INIT
initial begin
$readmemh ({"../data", DIR_ID, "/file1.txt"},Mem_1);
$readmemh ({"../data", DIR_ID, "/file2.txt"},Mem_2);
end
`endif
上面的模块是这样在顶层实例化的：
cell_module #(.X_ID("1"), .Y_ID("1")) cell_module1 (...)
cell_module #(.X_ID("1"), .Y_ID("2")) cell_module2 (...)
cell_module #(.X_ID("2"), .Y_ID("1")) cell_module3 (...)
cell_module #(.X_ID("2"), .Y_ID("2")) cell_module4 (...)
参数指定哪个文件夹包含该单元格的初始内存。 这段代码在Modelsim中工作，并且Quartus分析和阐述成功完成。
但它会导致 quartus_map 在合成时崩溃。我找不到有关此错误消息的任何信息。
如果这不可能，有什么好的方法可以用不同的内容初始化多个实例的 RAM？ 谢谢
编辑：
我构建了一个小型 Quartus 项目来测试是否可以这样做。我按照 Quartus 手册编写了一个标准 RAM 模块，带有两个额外的参数来定义初始化内存文件的文件夹。 这是ram的代码，
module mem_init
#(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=6, parameter X_ID = "1", Y_ID = "1", DIR_ID = {X_ID,"_", Y_ID})
(input [(DATA_WIDTH-1):0] data,
input [(ADDR_WIDTH-1):0] addr,
input we, clk,
output [(DATA_WIDTH-1):0] q);
reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0];
reg [ADDR_WIDTH-1:0] addr_reg;
initial
begin : INIT
$readmemh ("../data", DIR_ID, "/file.txt", ram);
end
always @ (posedge clk)
begin
if (we)
ram[addr] <= data;
addr_reg <= addr;
end
assign q = ram[addr_reg];
endmodule
及其初始化：
mem_init #(.DATA_WIDTH(DATA_WIDTH), .ADDR_WIDTH(ADDR_WIDTH), .X_ID("1"), .Y_ID("1"))
mem1 (.data(data1), .addr(add1), .we(we), .clk(clk), .q(q1));
mem_init #(.DATA_WIDTH(DATA_WIDTH), .ADDR_WIDTH(ADDR_WIDTH), .X_ID("1"), .Y_ID("2"))
mem2 ( .data(data2),.addr(add2),.we(we), .clk(clk), .q(q2));
这在仿真中有效，Quartus 成功地综合了这个设计。
【问题讨论】：
标签： verilog fpga intel-fpga quartus