对象已使用但未声明？答案

【问题标题】：Object is used but not declared?对象已使用但未声明？
【发布时间】：2015-08-12 01:12:34
【问题描述】：

我有以下 VHDL 代码，它是一个项目的实体：

library ieee;
use ieee.std_logic_1164.all;
library work;
use work.typedef.all;

entity uc is
    port(faaaa: in std_logic_vector(15 downto 0);
          phi: in std_logic;
          isDirect,isRam,jmp,store,NarOut,arpOut:out std_logic);
    end entity uc;

architecture b8 of ua is
    signal   instt : std_logic_vector(15 downto 0);
    signal bit7: std_logic;
        begin
            bit7<='0';
            instt <= faaaa;
            ....
            process(phi) is
            ....
            end process;
end architecture b8;

错误说：

使用了对象“faaaa”但未声明

我在这里做错了什么？

【问题讨论】：

此错误消息特定于综合/仿真工具。您能否将其名称添加为标签，以便其他人可以搜索此消息。
@Paebbels，这是一条 Quartus 消息ID: 10482。某处分析了一个实体uc，它没有在架构uc(b8) 中找到faaaa 的声明。带有声明的实体 ua 未在所示架构中使用。

标签： vhdl quartus

【解决方案1】：

您的实体名为uc，但架构b8 属于ua。

【讨论】：

... 这意味着 faaaa 在其他地方声明，并且在此架构中不可见。