【问题标题】:Cache miss in an Out of order processor乱序处理器中的缓存未命中
【发布时间】:2013-07-08 03:04:56
【问题描述】:

想象一个应用程序在乱序处理器上运行,它有很多最后一级缓存 (LLC) 未命中(超过 70%)。您认为如果我们降低处理器的频率并将其设置为较小的值,那么应用程序的执行时间会大幅增加还是影响不大?你能解释一下你的答案吗

感谢和问候

【问题讨论】:

    标签: caching architecture power-management cpu-architecture


    【解决方案1】:

    与大多数微架构功能的情况一样,安全的答案是 - “它可能会,也可能不会 - 取决于您的应用程序的确切特征”。 举个例子运行在内存中的大图的工作负载 - 在选择新节点之前,需要获取和处理每个新节点。如果您降低频率,您将损害延迟关键的执行阶段,因为下一组内存访问取决于它。 另一方面,带宽受限的工作负载(即执行速度与系统内存 BW 限制一样快)可能没有充分利用 CPU,因此不会受到太大伤害。 基本上,问题归结为您的应用程序对 CPU 的利用程度,或者更确切地说 - 在 CPU 和内存之间,您能否找到性能瓶颈。

    顺便说一句,请注意,即使降低频率确实会影响执行时间,它仍然可能对您的功率/性能比有益,这取决于您在功率/性能曲线上所处的位置以及确切的值。

    【讨论】:

      猜你喜欢
      • 1970-01-01
      • 2017-11-01
      • 1970-01-01
      • 2020-02-10
      • 2012-04-21
      • 2011-11-16
      • 1970-01-01
      • 2018-07-20
      • 2014-09-29
      相关资源
      最近更新 更多