串行输出 ADC - 最短采集时间

【问题标题】：Serial output ADC - minimum acquisition time串行输出 ADC - 最短采集时间
【发布时间】：2015-06-07 14:59:30
【问题描述】：

我不明白采集时间与 SPI 接口可能的最大时钟速度有关的限制。

我使用的 VIO 为 3.3V，理论上最大频率为 83.33MHz（最小周期为 12ns）。假设我在没有忙碌指示灯的 3 线驱动中使用 80MHz = 12.5ns 周期。

参考时序表（第5页）和时序图（第18页）：

即使 VIO = 2.5V：15ns x 16 + 15ns = 255 ns

为什么最小采集时间是 290ns？

【问题讨论】：

【解决方案1】：

第 3 页列出的最大瞬态响应为 290ns 满量程步进。因此，为确保最小失真，采集时间必须为 290ns 或更长（以便正确捕捉到采集时间中的所有变化直至满量程变化。）

除非你能保证最大摆动小于满量程，但这不是一个好的运行方式，也没有办法判断摆动减少和采集时间减少之间的相关性。

【讨论】：

所以以最大速度运行有点没有意义吧？任何比 290/16 = 18.15ns 慢的东西，所以或多或少 50-55Mhz 理论上应该尊重约束。所以在这个例子中，如果我不介意采样速度的降低，40Mhz 似乎是一个不错的选择？
你说的是SPI速度吗？仅供参考，可以从转换速率中解耦：将转换时钟放在 CNV1 或 CNV2 上。