System Verilog 覆盖点和覆盖组是否适用于实际变量类型？答案

【问题标题】：Do System Verilog coverpoints and covergroups work for real variable types?System Verilog 覆盖点和覆盖组是否适用于实际变量类型？
【发布时间】：2020-10-27 00:01:06
【问题描述】：

我正在研究在 Cadence 中使用覆盖点和覆盖组进行混合信号验证，以验证我编写的一些受约束的随机类。但是，我无法在网上找到coverpoints 是否可以用于实盘。事实上，我发现一些较早的文章说它们不受支持。可以使用覆盖点来验证实数吗？如果可以，还需要什么额外的语法？

【问题讨论】：

标签： system-verilog system-verilog-assertions cadence

【解决方案1】：

没有。 SystemVerilog LRM 第 19.5 节说

一个覆盖点指定一个积分表达式覆盖。

coverpoint 的 bin 结构是使用相等运算定义的，其中实数存在近似问题。

【讨论】：