makefile 符号 $^ 是什么意思？ [复制]

【问题标题】：What do the makefile symbols $^ mean? [duplicate]makefile 符号 $^ 是什么意思？ [复制]
【发布时间】：2013-01-26 04:54:18
【问题描述】：

制作文件：

$(TARGET): $(OBJ)
    $(GCC) $(LDFLAGS) -o $@ $^

$@ 和 $^ 在 make 文件中究竟做了什么？

【问题讨论】：

标签： c makefile

【解决方案1】：

$@ 是目标的名称。当目标是一个模式而不是固定的时，这非常有用。

$^ 是导致规则执行的先决条件的名称。

【讨论】：

【解决方案2】：

$^ 是一组用于构建其他东西的依赖文件。

$@ 是要构建的目标的名称。

【讨论】：