GNU make - 在另一个 makefile 中引用目标

Question

前言：

是的，我的 makefile 写得不好。
不，我/我们没有写它们；我们从另一家公司继承了这个代码库。
我想知道是否可以在不重写的情况下解决我的问题。

问题

有没有办法从另一个 makefile 中引用目标并将其用作先决条件？

假设你有：

all: libs binary

binary: # I need to add prereqs here
    blah
    blah2
    blah3

对于binary，我需要将其他 makefile 中的目标作为先决条件。
我不能只 include 那些 makefile 以及那些目标，因为这些 makefile 定义了相同的变量但具有不同的值。

是否可以这样做：

binary: C:/mk1:foo C:/mk2:bar
    blah
    blah2
    blah3

更新

如果不清楚，makefilesC:/mk1 和C:/mk2 是同一个makefile 项目的一部分，该项目通过带有make --jobs=X 的一些顶级makefile 执行，因此理论上所有makefile 都可以并行制作。

Answer 1

有时 Recursive Make [duhn-duhn-duhnnnn!] 是适合这项工作的工具：

binary: foo bar
    blah
    blah2
    blah3

.PHONY: foo bar

foo:
    $(MAKE) -f mk1 $@

bar:
    $(MAKE) -f mk2 $@

PHONY 强制 Make 执行这些规则并调用其他 makefile 以（可能）重建 foo 和 bar，即使它们已经存在（因为这个 makefile 不知道它们可能具有哪些先决条件）。

Answer 2

如何使用include makefile（或sinclude）机制来合并继承的makefile？只要您自己的目标具有不同的名称，这应该可以工作。

您还可以通过指定多个-f makefile 选项来连接makefile。它们按顺序连接。