【发布时间】：2022-10-14 23:51:18
【问题描述】：
我有这样的问题： [DRC NSTD-1] 未指定的 I/O 标准：10 个逻辑端口中有 1 个使用 I/O 标准 (IOSTANDARD) 值“DEFAULT”，而不是用户分配的特定值。这可能会导致 I/O 争用或与电路板电源或连接不兼容，从而影响性能、信号完整性，或者在极端情况下会损坏设备或其连接的组件。要更正此违规，请指定所有 I/O 标准。除非所有逻辑端口都定义了用户指定的 I/O 标准值，否则此设计将无法生成比特流。要允许使用未指定的 I/O 标准值（不推荐）创建比特流，请使用以下命令：set_property SEVERITY {Warning} [get_drc_checks NSTD-1]。注意：使用 Vivado Runs 基础架构（例如，launch_runs Tcl 命令）时，将此命令添加到 .tcl 文件中，并将该文件添加为实现运行的 write_bitstream 步骤的预挂钩。问题端口：重置。
第二个：[DRC UCIO-1] 不受约束的逻辑端口：10 个逻辑端口中的 1 个没有用户分配的特定位置约束 (LOC)。这可能会导致 I/O 争用或与电路板电源或连接不兼容，从而影响性能、信号完整性，或者在极端情况下会损坏设备或其连接的组件。要纠正此违规行为，请指定所有引脚位置。除非所有逻辑端口都定义了用户指定的站点 LOC 约束，否则此设计将无法生成比特流。要允许使用未指定的管脚位置（不推荐）创建比特流，请使用以下命令：set_property SEVERITY {Warning} [get_drc_checks UCIO-1]。注意：使用 Vivado Runs 基础架构（例如，launch_runs Tcl 命令）时，将此命令添加到 .tcl 文件中，并将该文件添加为实现运行的 write_bitstream 步骤的预挂钩。问题端口：重置。 我整天都在想办法解决它，我需要你的帮助。 code here
【问题讨论】：
标签： system-verilog vivado test-bench