在 HDL 文件 /<path>/<to>/<chip>.hdl Line <xx> 中，无法将部件的输出引脚连接到门的输入引脚：加载 <chip>.hdl答案

【问题标题】：In HDL file /<path>/<to>/<chip>.hdl Line <xx>, Can't connect part's output pin to gate's input pin: load <chip>.hdl在 HDL 文件 /<path>/<to>/<chip>.hdl Line <xx> 中，无法将部件的输出引脚连接到门的输入引脚：加载 <chip>.hdl
【发布时间】：2016-04-23 07:13:55
【问题描述】：

SPOILER ALERT：包含来自Memory.hdl（项目 5）的简短代码 sn-p。

我收到了这个问题标题中列出的错误，但我确定它与将内部部件的输出引脚连接到芯片的输入引脚无关。

这是产生错误的代码。到目前为止，程序中没有其他代码。

CHIP Memory {
    IN in[16], load, address[15];
    OUT out[16];

    PARTS:
    DMux(in=load,sel=address[14],a=load_ram,b=load_other);
}

这是怎么回事？！

【问题讨论】：

标签： nand2tetris

【解决方案1】：

解决方案：从您的 pin 名称中删除下划线字符。

硬件模拟器产生了错误的错误信息。问题是下划线字符 (_) 不是引脚名称的有效字符。因此，当硬件模拟器看到a=load_ram 时，它会将其解析为a=load ram。由于load 是Memory 的输入引脚的名称，这就解释了您看到该错误的原因。

http://nand2tetris-questions-and-answers-forum.32033.n3.nabble.com/Cannot-connect-part-s-output-pin-to-gate-s-input-pin-tp4025858p4025859.html

【讨论】：

这个好难找。