电平敏感的 SR Latch 行为

Question

我正在研究普通 SR 锁存器和电平敏感 SR 锁存器之间的区别。

Level - sensitive SR Latch

我知道在 SR 锁存器中我们要避免的是配置 (1,1)，因为它会导致振荡，当它最终稳定在 0 或 1 时，我们无法确定是哪一个，因为振荡。因此，我们使用电平敏感的 SR 锁存器。但是有人可以详细说明这种电平敏感的 SR 锁存器的行为吗？因为如果 S、R 和 C（通常是一个时钟）都是 1，在我看来，我们仍然可以得到我们试图避免的相同的 (1,1) 配置。

我发现了这个post，它谈到了锁存器和触发器之间的区别。但只是重申一下，我的主要问题是如果 clk = 1 并且如果 S = 1，R = 1，那么我们就不能最终陷入振荡循环。

Answer 1

SR 触发器被设计成当 S 和 R 稳定时 C 仅为 1。当S=R=1时，它被设计得很仔细，以防止C为1。但是，鉴于触发器的基本图，这根本不明显。

对此的改进是 D 触发器。它反转来自 SR 触发器的信号之一。这确保了 S 和 R 永远不会相同。这可以在下图中看到。